各二级单位，机关及直属各部门：
上海市科委发布2025年度基础研究计划“集成电路”项目申报指南的通知：
一、征集范围
专题一、光学刻蚀
方向1：强流电子束驱动的等离子体极紫外光源研究
研究目标：面向高功率极紫外光刻的需求，研究基于中能（<10MeV）强流电子束驱动的等离子体极紫外光源。对高重频 （~100MHz）电子束驱动产生高温等离子体和极紫外辐射的全过 程物理进行理论建模和高精度仿真，完成电子束与等离子体的关 键参数优化，目标IF点产生>100W的极紫外辐射功率。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向2：光刻光源高精度光谱研究
研究目标：开展17 、18价钆（Gd）离子谱线高精度研究，实 验上获得其位于5.7-7.7nm波段范围内的高精度谱线，6.Xnm波段 附近谱线波长不确定性低于0.004nm。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向3：高功率激光驱动X射线光源研究
研究目标：面向高分辨X射线光刻需求，探索提出基于高功 率激光驱动的高效X射线光源产生的可行方案， 光源能量范围 0.5-2keV，转换效率≥8%。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向4：亚20nm纳米孔/柱阵列的电子束光刻跨尺度作用及耦合机制研究
研究目标：针对毫米级大面积亚20nm纳米孔/柱阵列图形电 子束直写面临的基础性难题，研究电子束直写曝光及显影过程中 “ 电子-原子-纳米-宏观”的跨尺度作用及耦合机制。建立亚20nm 纳米孔/柱阵列图形跨尺度电子束曝光理论模型和显影分子扩散 动力学理论模型。发展不限于基于硅基衬底的拼接精度≤15nm的 5×5mm²大面积亚20nm纳米孔/柱阵列优化曝光、显影及图案转移工艺。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向5：嵌段共聚物界面协同缺陷修复研究
研究目标：建立短波长紫外曝光图形-嵌段共聚物材料界面协 同设计准则，构建短波长紫外光刻预图案CD尺寸与不同嵌段共聚 物及分子量的匹配体系，提升图形保真度，改善图形粗糙度和局 部线宽均匀性，实现位错和桥连缺陷密度低于10颗/平方厘米。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向6：嵌段共聚物分子微观动力学研究
研究目标：研究嵌段共聚物在纳米尺度约束下的微观分子动力学过程，实现周期不大于26nm、线宽不大于7nm的有序纳米结构。研究纳米结构对器件性能的调控规律，建立适配的器件工艺 集成方案，器件开关比达到10的7次方。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向7：极微缩二维晶体管的非光刻制造研究
研究目标：发展构建极微缩二维材料晶体管的非光刻制备方法，实现栅极与电极材料空间分辨率≤5nm的精确图案化加工，解 析材料与二维半导体界面的形成机理。制备的极微缩二维器件要 求栅极长度≤1nm，沟道长度≤5nm，栅极间距≤25nm。制备的二维 晶体管器件达到迁移率≥250cm²/Vs，开态电流≥1mA/µm，关态电 流≤1pA/µm，亚阈值摆幅≤80mV/dec。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向8：纳米光刻基础研究
研究目标：面向鳍式场效应晶体管制造，发展生产兼容的纳 米光刻工艺，实现线宽度14纳米、高宽比3:1、线边缘粗糙度（LER） 低 于 1/10 ， 侧 壁 垂 直 度 不 低 于 87°, 图 形 化 面 积 不 小 于 200µm×200µm。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向9：嵌段共聚物高分子自组装动态原位表征研究
研究目标：研究嵌段共聚物高分子自组装动态过程，阐明10 纳米级有序结构动态演化规律，建立跨尺度（分子-介观-宏观） 时空分辨表征方法学，构建多场耦合条件下自组装动力学理论模 型，揭示缺陷形成与湮灭的分子机制，形成动态调控理论框架。 至少阐明两种缺陷消除方法，有效扩大膜厚工艺窗口两倍以上。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额 度100万元。
专题二、先进器件与材料
方向1：超薄自支撑光谱纯化薄膜制备研究
研究目标：针对下一代光刻光谱纯化需求，突破超薄自支撑薄膜关键技术，研发高强度大面积薄膜制备方法，实现6.Xnm透 过率>70%、薄膜厚度＜200nm、薄膜口径＞20mm。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额 度100万元。
方向2：新型光酸键合单体设计合成及在极紫外光刻中的应 用研究
研究目标：针对极紫外光刻胶光子吸收率低、质子易扩散引起的随机性问题，探索合成新颖光酸键合单体（纯度≥98%，金属 杂质≤20ppb ，储存稳定性≥6个月）及含有其的树脂（光酸键合型 共聚树脂分子量≤8000，反应批次间分子量偏差≤500，分子量分布≤1.4，树脂中各共聚单体摩尔比/序列稳定可控），实现光刻分 辨率≤18nm、线边缘粗糙度≤2nm。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额 度100万元。
方向3：边缘接触二维半导体的化学实现与电学性能研究
研究目标：开发二维半导体面内共价连接的边缘接触方案和精细表征手段，实现接触电阻≤500Ω·μm ， 场 效 应 迁 移 率 ≥100cm²/V·s， 电流开关比≥10的6次方。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额 度100万元。
方向4：二维半导体原子层刻蚀研究
研究目标：针对亚纳米节点先进结构二维半导体器件，开发原子级精度的可控原子层刻蚀工艺。发展面向MoS2、WS2、WSe2等半导体的原子级精度的ALE工艺≥3类，在4英寸晶圆上实现埃级 均匀性（RMS粗糙度≤0.1nm），原子层刻蚀精度≤0.7nm/cycle； 建立二维半导体原子级反应理论模型，揭示相关ALE反应机理≥3项。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向5：铪基铁电器件在存储及神经形态计算中的应用和机理研究
研究目标：发展低热预算(≤300℃) CMOS兼容铪基铁电薄 膜（2Pr≥50µC/cm²) 制备方法，建立晶圆级超快脉冲（200ps）测 试体系揭示相型/晶粒/界面调控机制，阐明神经元功能跨尺度耦 合机理。提出新型存算一体脉冲神经网络（SNN）架构，相较于 目前SNN突触/神经元分离的传统硬件架构实现功耗降低和速度 提升各10倍以上的系统优化。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向6：先进纳米互连中的薄膜材料微结构和应力研究
研究目标：面向先进工艺的互连应用需求，针对互连电阻和可靠性中的单晶界问题，建立铜和替代金属材料中晶界截交线处原子尺度局域应力理论模型，实现铜和替代材料薄膜的制备和薄膜生长应力的原位实时监测，曲率分辨率5×10的-5次方每米，并探索截交线局域应力、薄膜微结构、薄膜生长应力对薄膜电阻率 的调控。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
专题三、人工智能赋能集成电路
方向1：基于大语言模型的集成电路设计研究
研究目标：对于模拟电路设计，研发推理能力增强的集成电路设计专用领域大语言模型，模型支持的智能体可提升电路模块级设计效率5倍以上。对于数字电路设计，研发基于数字集成电 路VerilogRTL生成的大语言模型方法，通过反馈，对模块级RTL 生成准确率可达90%以上，RTL代码生成实现在商用工具集成。 两种大语言模型具备泛化特性，相结合可实现数字和模拟电路混 合协同优化设计。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向2：面向先进工艺节点的掩膜规则检查算法研究
研究目标：面向先进节点下对全芯片尺寸曼哈顿及曲线掩膜版的规则检查，制定完善的曼哈顿及曲线掩膜设计规则体系，在检测精度达到100%的基础上（即覆盖国际主流商业软件所能识别 的所有违例），检测效率对比主流商业工具提升10-20倍，并完成不少于5种典型规则检查场景验证。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向3：先进光刻装备智能大模型研究
研究目标：发展理论-数据融合驱动的动态先进光刻装备超精 密机电系统数字孪生体，实现微秒级动态仿真和大于95%的仿真 一致性。构建先进光刻装备超精密机电系统智能大模型，实现参数预测精度提高10%以上，故障预测准确率90%以上。支撑先进光刻装备超精密机电系统的调试运行等环节的智能优化和精准决策，提高系统可靠性和运行效率。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向4：基于数字孪生的薄膜沉积研究
研究目标：基于数字孪生开发物理与人工智能双驱动的工艺优化方法，实现高效的薄膜沉积工艺优化。相比于基于DOE的工 艺优化方法（例如单因素实验、田口设计等），试验次数缩短至 DOE方法的10%-20%，效率提升5-10倍，薄膜厚度不均匀度降低 30%以上，颗粒物数量缩少50%以上，且在2种以上沉积设备验证该方法。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向5：基于小数据集的极紫外高分辨光刻胶性能预测研究
研究目标：面向极紫外高分辨光刻胶性能预测难题，基于光刻胶的化学信息、工艺参数，开发具备可解释可迁移的理论驱动机器学习模型，实现光刻胶工艺特征以及光刻性能指标（分辨率、灵敏度、粗糙度和关键尺寸一致性）的预测。要求预测关键工艺特征≥5个，光刻性能预测误差≤5%；迁移训练需求数据量≤100条， 光刻性能预测误差≤10%。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度50万元。
方向6：面向先进工艺的多模态原位老化检测研究
研究目标：针对全环绕栅极场效应晶体管（GAAFET）先进 工艺中器件老化引发的电路性能退化问题，揭示复杂应力条件下 器件性能退化规律，研发片上多模态老化传感器，实现三种以上 老化效应的原位精准识别与实时补偿， 阈值电压测量精度达到 1mV，单个传感器面积≤0.01mm², 单次测量时间≤1μs。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向7：AI赋能高安全高稳定集成电路制造中硅基PUFs研究
研究目标：构建人工智能（AI）驱动的集成电路制造中硅基 物理不可克隆函数（PUFs）熵源特征提取模型，解决硅基PUFs 熵源输出响应的稳定性和安全性问题，在±10%电压波动下，温度
-40℃~80℃范围内，实现抗机器学习攻击预测位准确率<70%、熵 源输出响应比特误码率率（BER）<10的-6次方。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额 度100万元。
专题四、先进量测
方向1：先进半导体器件的电子断层成像与三维重建研究
研究目标：发展针对全环绕栅极晶体管（GAA）等复杂三维器件结构的电子断层成像及三维重建方法。与现有电子断层测量 技术相比，空间分辨率及成像灵敏度提升2倍以上，三维测量时 间缩短30%以上。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向2：基于AFM的三维纳米量测研究
研究目标：研究原子力显微镜（AFM）悬臂梁三维形变同步 测量方法，开发基于AFM的三维纳米结构量测方法，实现X&Y&Z 三维定位分辨率<0.1nm，X&Y扫描范围>20mm，重复精度<20pm， 支持深宽比>20:1，横向分辨率＜5nm的高精度量测。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向3：面向压印掩模版基材的大量程高精度全场测量研究
研究目标：发展面向集成电路制造掩模版基材的大量程高精度全场三维形貌测量方法，实现视场(x-y 方向 ) 测 量 范 围 ≥65mm×65mm(非拼接视场)，深度方向实现量程≥100mm条件下 达到小于30nm量级的高精度，量程精度比达到10的6次方。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向4：芯片内部应力缺陷高分辨无损检测研究
研究目标：研究芯片内部应力缺陷精确定位方法，实现对5-20μm芯片样品内部应力分布的高分辨无损表征分析，应变检测 灵敏度(Δd/d)优于10 的-4 次方， 二维应变检测速率优于10min （ 10×10μm2芯片）
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向5：基于双溯源体系的12英寸晶圆跨尺度纳米融合计量研究
研究目标：阐明12英寸晶圆跨尺度计量过程量值传递规律，研究可溯源光栅干涉仪与激光干涉仪的宏微误差产生机理与测 量误差最小化方法。发展双溯源体系下12英寸晶圆的跨尺度高鲁 棒性纳米融合计量定值方法，实现300mm×300mm测量范围内最 优定位测量不确定度小于30nm，1℃温度变化下定位漂移不大于 10nm。
执行期限：2025年10月01日至2027年09月30日。
经费额度：非定额资助，拟支持不超过1个项目，每项资助额度不超过300万元。
专题五、三维集成
方向1：基于太赫兹近场耦合的三维集成无线接口研究
研究目标：面向大算力系统对高密度三维集成的需求，针对现有TSV+μBump技术成本高昂、工艺复杂、可扩展性受限等问题， 探索面向产业应用的新形态太赫兹三维无线接口，实现低成本、 高密度、高能效及高可靠性的非接触式互连，能耗效率优于1pJ/b， 互连密度优于1Tb/s/mm², 堆叠层数不低于8层，单通道最高数据 率超过120Gb/s。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度50万元。
方向2：面向三维集成的高密度高可靠设计研究
研究目标：建立一套面向高密度无凸点三维集成芯片制造工艺标准流程和设计规则，提出增强三维集成工艺良率的关键材料和可靠性提升方法，开发间距小于5μm的芯片-晶圆的混合键合工 艺；阐明三维集成工艺对器件的电子迁移率和阈值电压等性能的影响机制。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
方向3：三维集成芯片高效散热研究
研究目标：研发适用于三维集成芯片堆叠层数>3层， 总功 耗>1kW应用场景的高效散热方法，形成一套理论完备、路径可 行、数据充分的三维集成芯片散热解决方案。要求散热能 力>1000W/cm², 热点处极限散热能力>2000W/cm², 结温低于 100℃, 中间层芯片单层散热能力>200W/cm², 芯片均温性（每层 内的最大和最小温度差）<5℃。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向4：基于TGV先进封装的有源功能三维集成研究
研究目标：揭示不同类型激光与玻璃的相互作用机理，建立三维集成结构的整体应力匹配优化模型，发展包括玻璃通孔（TGV）互连、多层RDL、有源功能器件键合的三维集成成套工 艺。在12英寸玻璃晶圆上，实现TGV通孔成型深宽比大于50：1， RDL互连最小线宽/线距≤1μm、叠层不少于3层，完成10颗以上硅 基芯粒在同一TGV基板上的三维集成。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过1个项目，每项资助额度100万元。
专题六、系统与计算
方向1：低温CMOS高能效电路设计与优化研究
研究目标：研究基于动态逻辑的低温标准单元库与功耗优先综合算法，实现77K温度下相比静态逻辑电路15%以上的延迟下降与30%以上能效比提升。利用动态电压频率调整，实现系统在 77K温度下20%以上功耗降低。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向2：概率比特的器件开发与应用研究
研究目标：基于自旋、极化、阻变、相变等新原理器件，研究概率可调的物理机制，制备先进的真随机性概率比特器件，实现室温下100MHz以上随机翻转速度、单次操作能耗小于100fJ 、 耐久性大于1e10。利用上述概率比特器件搭建电路，设计高效概 率算法，实现大数分解、贝叶斯推断、可逆布尔逻辑等应用中的 至少一种，并在该应用达到世界领先水平（如大数分解达到五位数以上水平）。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
方向3：基于铁电器件的新型计算范式加速器研究
研究目标：研究高可靠铁电器件的制备方法，提出基于铁电器件的新型计算范式的实现方案，实现铁电器件循环操作次数大于1012，读写操作电压≤3V，单元器件访问功耗≤1pJ。研发对应 计算范式的加速器并验证4bit精度峰值算力能效达到100TOPS/W （28nm工艺）。
执行期限：2025年10月01日至2027年09月30日。
经费额度：定额资助，拟支持不超过2个项目，每项资助额度100万元。
二、申报要求和方式
各研究方向同一单位限报1项。请各二级单位于7月16日10:00前提交本部门申报名单及研究方向，学校将根据申报情况组织遴选。
科研处
2025.6.27
